如何設計返馳式隔離電源

本文以FPS為例來介紹如何設計返馳式隔離電源。設計電源供應器基本上是很花功夫的工作，需要對許多變數反覆作演算與取捨。我們列出並說明一步一步的設計程序期望使設計電源供應器能容易一些。文章最後之輔助設計軟體FPS Design Assistant包含本文介紹之相關計算式，可讓設計過程更有效率。 如何設計FLYBACK隔離電源供應器 圖1是使用FPS（Fairchild Power Switcher）返馳式隔離電源轉換器的基本線路圖，本文並會以此為參考線路來說明如何設計FLYBACK隔離電源供應器。因為運用整合MOSFET、PWM及其他周邊線路於單一封裝的FPS，比利用獨立之MOSFET及PWM控制器來設計電源供應器要簡單許多。在設計電源供應器會考慮變壓器之設計、輸出濾波電感、輸出與輸入電容的選擇及封閉迴路補償的計算。因此我們按照圖1之參考線路，依特定的步驟來設計我們所需之線路。最後附錄範例，則是利用此步驟而設計的輔助軟體來幫助我們完成整個線路計算。 ▲圖1：基本的flyback隔離電源轉換器 設計步驟 　本文將以目前的參考線路來說明設計的步驟。而幾乎所有FPS其第一腳至第四腳的功能定義是不變的。因此此參考線路適合大部份的FPS。 ■步驟1 決定系統規格： ◎輸入電壓範圍(Vlinemin及Vlinemax) ◎輸入交流電頻率 ◎最大輸出功率(Pout) ◎預估的效率(ηeff)：首先我們需要預估系統效率以計算最大輸入功率。當沒有資料供參考時，一般我們會在低電壓輸出應用時，效率設在η eff = 0.7∼0.75。在高電壓輸出應用時則設η eff = 0.8∼0.85。 　以預設的效率可算出輸入功率為：　 　若在多組輸出的狀況下，每組輸出所佔之比例係數為：　 　其中Po(n)為第N組之最大輸出，若電源供應器只有單組輸出則KL(n) =1，考慮最大輸入功率以選用適當的元件（如最適當的FPS）。 ■步驟2決定輸入濾波電容容值(CDC)及其電壓VDC之範圍： 　最大VDC之漣波電壓如下式：　 　其中Dch是CDC電容充電工作週期如圖2所示。一般約為0.2。對全範圍電壓輸入(85∼265Vrms)，應設定ΔVDCmax為√2Vlinemin的10∼15％。　 ▲圖2：輸入濾波電容波形 　由ΔVDCmax，可知最大及最小之VDC ■步驟3決定最大之工作週期比（Dmax）： 在連續電流模式（CCM），建議設定之Dmax小於0.5以避免次諧波振盪（sub-harmonic oscillation）。從（6）及（7）式表示輸出反射在一次側之電壓（VRO）與MOSFET的最大標稱電壓（nominal voltage）　 　得知施加在MOSFET的電壓會因Dmax減少而降低。但亦會增加施於二次側整流二級體之電壓。因此在有足夠的MOSFET耐壓條件下，可儘量設大Dmax之值，一般Dmax為0.45。 ■步驟4決定一次側之電感值： Flyback電源轉換有兩種工作模式：連續導通模式（continuous conduction mode，CCM）及不連續導通模式（discotinuous conduction mode，DCM）。工作模式的變換取決於負載電流與輸入電壓的變化。因此以最大輸出電流與最小輸入電壓為條件設計一次側之電感。　 　其中fs為切換頻率而KRF是漣波因素如圖3所示。在DCM工作模式時，KRF =1；在CCM工作模式時，KRF＜1。對全範圍輸入電壓，合理之KRF=0.3∼0.5。 　而MOSFET的最大峰值電流及均方根電流如（9）及（10）式：　 　檢查MOSFET之最大峰值電流是否低於FPS脈衝電流限流。 ▲　圖3：MOSFET Drain電流與漣波因素(KRF) ■步驟5決定適當鐵心及一次側最小繞線圈數： 　實際上，一開始時，因有許多變數而只能大略的選擇鐵心。若有製造廠商之選擇指南，可參照來選擇適當的鐵心，若無可參考之資料，則使用（13）之等式作為起點。 　如圖4所示Aw為鐵心窗戶面積、Ae為鐵心截面積。（單位為mm2） ΔB為在正常工作下磁通密度的變化量（單位為Telsa），對大部分之功率鐵氧體磁鐵心（ferrite core）來說，值約0.3∼0.35T。 　根據所選之鐵心，避免變壓器飽合之一次側最小圈數如（14）式：　 　其中Imin為FPS之限流值，Bsat為飽和磁通密度。若無參考資料Bmax可設為0.35∼0.4T。 ▲圖4：窗戶面積與鐵心截面積 ■步驟6決定每一輸出之圈數： 　首先，決定一次側與用於迴授控制之輸出二次側電壓之圈數比。 　而Np與Ns1各別為一次側與二次側作為參考輸出電壓之繞線圈數。Vo1為輸出電壓，VF1為位於二次側二級體之正向導通壓降。 　因此決定Ns1之適當整數圈數值，將可能使Np大於（14）式得到之Npmin。有時Npmin會遠大於所求出之值。如此，需要改採較大之鐵心。如果因空間限制或價格因素而無法使用較大鐵心時，回到步驟4藉著增加漣波因素（KRF）來減低Lm，如此一次側最小圈數值亦會降低。 　其他輸出電壓之繞線圈數可由（16）式決定：　 　而Vcc電源之輔助繞組之匝數為： 　其中Vcc*為給Vcc之基準電壓、VFA為二級體之順向偏壓。因Vcc會隨著負載增加而增加，可設定Vcc*為在Vcc之啟動電壓值以避免在正常工作時觸發過壓保護。 　由於一次側之繞線圈數決定，則鐵心之間隙長度則可如（18）得知： 　其中AL為無間隙之AL值（單位是nH/turns2） ■步驟7依每組輸出均方根電流（rms）大小決定每組之繞線線徑： 依下式可得知，在二次側第n組輸出之均方根電流如下： 　當繞線長大於1公尺時，電流密度基本為5A／mm2，若繞線圈數較少時，線長較短則電流密度我們可設在6-10A／mm2。避免使用線徑大於1mm之繞線以免繞線困難且意會造成嚴重的渦流損耗。對較大之電流輸出，應該使用多心線並繞以減少集膚效應。 　我們並需要檢查鐵心窗口面積是否足夠容納這些繞線，由下式可得知所需之窗口面積：　 ■步驟8 根據耐電壓與電流規格選擇二次側之整流二級體： 　第n組輸出之最大電壓與均方根電流由（21）與（22）獲知：　 ■步驟9根據電壓與電流漣波選擇輸出電容： 　由下列可得到第n組輸出電容之漣波電流：　 　其中Io(n) 為第n組輸出之負載電流。此漣波電流必須小於電容之漣波電流規格。 　由下列可得到第n組輸出電容之漣波電壓：　 　其中Co(n) 為第n組輸出電容值、 Rc(n) 為第n組輸出電容之等效電阻（ESR）。 　有時因為高ESR，要用一顆電容達到所需之漣波值是不太可能的。因此可另加一組LC濾波器。使用此LC濾波器時，需避免太低的轉角頻率（corner frequency），否則可能造成系統振盪或控制頻寬太窄。較適當的轉角頻率約為切換頻率的1／10∼1／5。 ■步驟10 設計RCD Snubber： 　因snubber線路而耗損之功率如下式：　 　其中Llk為一次側漏感、Vsn為snubber 在正常工作時之電容電壓、Rsn為snubber電阻。根據此功率損耗，應選擇適當額定功率之snubber電阻。而snubber電容的耐壓需大於反設電壓（VRO）。通常設Vsn比VRO大50∼100V。 　在正常工作時之電容電壓漣波如（26）式： 　通常5∼10％的漣波電壓是合理的。 　在暫態或最大負載情況下之電容電壓漣波如（27）式：　 　因此施於MOSFET之最大電壓為：　 Vdsmax應低於90％的MOSFET額定電壓。　 ▲圖5：MOSFET與Snubber電容之電壓 　一次側漏感的量測可先將所有其它輸出短路，然後讀取一次側電感值得到。得到的漏感值有較大些乃因為二次側的漏感反設至一次側。 ■步驟11設計迴授迴路︰ ▲圖6：控制方塊 　因FPS採用電流控制模式如圖6所示，此迴授迴路形成一個極點（pole）及一個零點（zero）的補償線路。 　在連續導通模式（CCM）下，使用PFS之flyback轉換器，控制到輸出之轉換函數如下：　 　其中VDC為直流輸入電壓，RL為受控制之輸出的總等效負載電阻，定義為Vol2Po。 　當轉換器有超過一組輸出時，直流而低頻之控制到輸出轉換函數與總並聯輸出等效負載電阻成正比，可以圈數比的平方來調整。因此在（29）式中，使用等效電阻來取代Vol的實際負載電阻。 FPS之電壓轉電流之轉換率K定義如下：　 其中Ipk是峰值Drain極電流而VFB是既定工作條件下之迴授電壓。在（29）式中有一個右半平面之零點（wrz），因為右半平面之零點使相位減少90度，交越頻率（crossover frequency）需低於右半平面零點之頻率。 　圖7顯示連續導通模式之flybac轉換器因輸入電壓改變，控制到輸出之轉換函數之變化。我們可看到系統極點、零點與直流增益隨著輸入電壓而改變。在高輸入電壓情形下，有最大增益。在低輸入電壓情形下，有最低之零點。　 ▲圖7：CCM flyback轉換器因輸入電壓改變，控制到輸出之轉換函數之變化。 　圖8顯示連續導通模式之flybac轉換器因負載改變，控制到輸出之轉換函數之變化。我們可看到低頻增益不隨負載電流大小改變。而在滿載條件下，右半平面零點有最低點。　 ▲圖8：CCM flyback轉換器因負載改變，控制到輸出之轉換函數之變化 　在非連續導通模式下，使用PFS之flybac轉換器，控制到輸出之轉換函數如下：　 　其中： 　圖9顯示非連續導通模式（DCM）之flyback轉換器因負載改變，控制到輸出之轉換函數之變化。與連續導通模式相反，非連續導通模式沒有右半平面零點且直流增益不隨輸入電壓而改變。我們可看到除了直流增益外，整個增益在滿載時最大。　 ▲圖9：DCM flyback轉換器因負載改變，控制到輸出之轉換函數之變化。 　圖6迴授補償網路轉換函數如下：　 　其中： 　設計迴授電路時，當輸入電壓與負載電流有大範圍的變化，是不容易決定最惡劣狀況。極點、零點與增益隨工作條件移動，甚至轉換器隨負載電流減少或輸入電壓增加時，工作模式會從CCM進入DCM。一種簡單且實際的方法來處理此問題，就是針對低電壓輸入及滿載條件下設計足夠相位與增益空間（Phase Margin & Gain Margin）之迴授電路。 　當在CCM工作模式，在低輸入電壓且滿載條件，有最低右半平面零點。但增益只增加6dB當從低壓到高壓。因此針對低輸入電壓與滿載條件下設計迴授電路，並多保留45度的相位空間可確保任何工作條件下皆能穩定。 設計迴授迴路的程序如下： (a)決定交越頻率（fc）。 在CCM工作模式，fc設定低於右半平面零點的1／3，以受降低右半平面零點的影響。在DCM工作模式下，可設定較高頻率之fc，因為DCM模式無右半平面零點。 (b)當在輸出另增LC濾波器時，交越頻率應低於LC轉角頻率的1／3，因為LC造成-180度相位差。千萬不可使fc大於LC轉角頻率。當fc太接近LC轉角頻率，控制器應有超過90度的相位空間以忽略濾波器的效應。 (c)決定補償器的直流增益（wi／wzc）來消除在fc之控制到輸出增益。 (d) 補償器零點（fzc）置於大約fc／3位置。 (d)補償器極點（fpc）置於超過3fc位置。　 ▲圖10：補償器設計 決定迴授線路之元件要求： (a)與迴授腳連接之電容和過載保護延持有關，VSD為關閉系統之迴授電壓，Idelay為關閉系統之延持電流。通常Tdelay為10∼100mS。　 (b)電阻Rbias和RD一起搭配光耦合器與KA431，並需提供適當工作電流給KA431以確定足夠迴授電壓振幅。通常KA431之最低陰級端電壓與電流分別為2.5V與1mA，因此電阻Rbias和RD應設計來滿足下列條件：　 　其中Vop為光耦合器之二極體順向壓降，基本為1V，IFB為FPS之內部回迴授電流，基本為1Ma，如Vol=5V，則Rbias<1KΩ且RD<1.5KΩ。（