4. PCB 佈局降低雜訊的檢查要項
以下列出在量產線路板之前的詳細檢查表,這些檢查項目是集合巿場經驗以及實作應用的經典[Montrose,
1996; Ott, 1988]。
4.1 抑制雜訊源
·
在符合設計規格的前提下,使用最低頻率的時鐘以及最和緩的上升時間。
·
如果時鐘電路在電路板外,則將相關之時序電路(如MCU)靠近連接器,否則,就放在母板中間。
·
將震盪器平放於PCB並接地。
·
儘可縮小時序信號的迴圈區域。
·
將數位I/O驅動器(digital I/O driver)放置於PCB外緣。
·
將進入PCB的信號予以適當濾波。
·
將離開PCB的雜訊信號予以適當濾波。
·
使用碟狀陶瓷電容(disk ceramic capacitor)或是多層陶瓷電容(multilayer
ceramic capacitor) 做為數位邏輯IC的削尖電容。
·
儘量將數位IC之despiking
capacitor靠近IC旁邊。
·
使用排線包裝的OP放大器,將"+"端接地,以"-"端作為輸入信號端。
·
提供適當的突波阻尼(surge absorber)給繼電器線圈。
·
使用45度角(圓弧更佳)的繞線以取代90度角來減少高頻輻射。
·
如果需要,在產生高頻雜訊的電源線用feed-through
capacitor連接外部。
·
如果需要,在產生高頻雜訊的電源線串接陶鐵磁珠(ferrite bead)以濾除高頻雜訊。
·
將shield cable兩端均接地(但並非作為地線),以降低電磁輻射。
4.2 減少雜訊耦合
·
如果經濟許可,使用多層電路板來分開PCB上不同性質的電路。4層板PCB,通常外面的兩層為訊號, 中間兩層為電源層(power
layer)與地線層(ground layer)。如電路板為數位類比混合電路,應將數位與類比的跑線分別佈線, 最後再將地線予以單點連接。
·
對單層及雙層線路板使用單點電源和接地的佈局。如採用雙層線路板製作以微處理器為基礎的控制板(數位類比混合電路), 則應特別注意數位與類比電路『電源線』與『地線』的佈局。
·
選用晶片組以縮短時序的傳輸線。
·
將digital I/O晶片組安置於PCB邊緣並靠近連接器。
·
高速邏輯閘僅限用於特定功能之電路。
·
對電源和接地使用寬繞線。
·
保持時序繞線、匯流排和晶片致能與I/O腳位和連接器分隔開。
·
儘量將數位信號線路(尤其是時鐘信號)遠離類比輸入和電壓參考腳位。
·
當與混合信號轉換器並用時,勿將數位和類比線路相交,信號的繞線要彼此遠離。
·
分隔雜訊與低階類比訊號腳位。
·
將時序信號與I/O信號垂直繞線。
·
將時序電路遠離I/O訊號線。
·
儘量使敏感腳位的長度愈短愈好。
·
用寬扁的繞線處理重要的線路,並在繞線的每一邊採用接地保衛環。
·
勿將敏感的訊號線與高電流、快速交換信號並行。
·
縮短解耦電容的腳位長度。
·
高頻線路應保持短而直接。
·
縮短時序與其他週期性信號的繞線長度。
·
避免繞線於震盪器和其它對雜訊極度敏感的電路之下。
·
過濾任何進入包含敏感線路的訊號線。
·
當低階信號與雜訊腳位位於同一個連接器上時,例如扁狀電線(flat cable),儘量將之分離並以地線置於其間。
·
避免低階(low-level)、低頻(low-frequency)電路的接地迴路(ground
loop)。
·
將雜訊線扭絞(twisted)以抵消相互間之耦合與電磁輻射。
·
使用所有IC內的電源和接地腳位,勿空接。
4.3 降低雜訊吸收
·
儘量避免任何信號迴圈,否則就減少迴圈範圍。
·
分隔信號、雜訊和硬體電源和接地。
·
使用可選擇頻率的濾波器來應用。
·
連接所有未用到的輸入到電源或接地。
·
在所有的類比參考電壓加旁路電容。
·
將管狀電容(tubular capacitor)的外圍箔片接地。
·
將電解電容並聯一個高頻電容。
·
對高效率類比及混合信號ICS不要使用IC座。
沒有留言:
張貼留言